特許
J-GLOBAL ID：200903073586900954

半導体装置の製造方法およびレジスト除去用洗浄装置

発明者：
鈴木 達也

鈴木 達也 について

, 
青木 秀充

青木 秀充 について

, 
清水 裕司

清水 裕司 について

, 
河野 通久

河野 通久 について


出願人/特許権者：
NECエレクトロニクス株式会社

NECエレクトロニクス株式会社 について


代理人 (1件)： 速水 進治
公報種別：公開公報
出願番号（国際出願番号）：特願2004-324601
公開番号（公開出願番号）：特開2005-183937
出願日： 2004年11月09日
公開日（公表日）： 2005年07月07日
要約：
【課題】リソグラフィ工程のドライエッチング後において、ウェット洗浄によりレジストを除去するとともに、微細パターンにダメージを与えることなくパーティクルや金属不純物を十分に除去し、素子特性に優れた半導体装置を歩留まりよく製造する。【解決手段】半導体基板に設けられた膜上にレジストパターンを形成し、このレジストパターンをマスクに用いてドライエッチングを行い、前記膜の微細パターンを形成する工程と、前記半導体基板の微細パターン形成面にレジスト除去液を供給し、枚葉式処理により前記レジストパターンを除去する工程と、前記半導体基板をリンス処理する工程と、を有する半導体装置の製造方法。【選択図】図1
請求項（抜粋）：
半導体基板の上部に、所定の開口部を有するレジストパターンを形成する工程と、 前記レジストパターンをマスクとして、前記開口部に露出した領域に対して処理を行う工程と、 前記半導体基板を水平に保持して回転させた状態で前記半導体基板のレジストパターン形成面にレジスト除去液を供給し、前記レジストパターンを除去する工程と、 を含み、 レジストパターンを除去する前記工程は、 前記半導体基板を相対的に高速で回転させながら前記レジスト除去液を前記レジストパターン形成面へ供給する第一ステップと、 該第一ステップの後、前記半導体基板を相対的に低速で回転させながら前記レジスト除去液を前記レジストパターン形成面へ供給する第二ステップと、 を含むことを特徴とする半導体装置の製造方法。
IPC (4件)：
H01L21/027 ,  H01L21/304 ,  H01L29/423 ,  H01L29/49
FI (5件)：
H01L21/30 572B ,  H01L21/304 643A ,  H01L21/304 647A ,  H01L21/304 647Z ,  H01L29/58 G
Fターム (23件)：
4M104BB16 ,  4M104BB18 ,  4M104BB19 ,  4M104BB21 ,  4M104BB22 ,  4M104BB29 ,  4M104BB30 ,  4M104BB36 ,  4M104BB40 ,  4M104CC05 ,  4M104DD55 ,  4M104DD65 ,  4M104DD81 ,  4M104DD99 ,  4M104FF13 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  4M104HH20 ,  5F046MA02 ,  5F046MA06 ,  5F046MA10 ,  5F046MA11
引用特許：
出願人引用 (3件) 審査官引用 (19件)
全件表示

前のページに戻る

TOP

BOTTOM