特許
J-GLOBAL ID：200903091759710208

メモリシステム

発明者：
助川 博

助川 博 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (22件)： 鈴江 武彦 ,  河野 哲 ,  中村 誠 ,  蔵田 昌俊 ,  福原 淑弘 ,  峰 隆司 ,  白根 俊郎 ,  村松 貞男 ,  野河 信久 ,  幸長 保次郎 ,  河野 直樹 ,  砂川 克 ,  勝村 紘 ,  橋本 良郎 ,  風間 鉄也 ,  河井 将次 ,  佐藤 立志 ,  岡田 貴志 ,  堀内 美保子 ,  竹内 将訓 ,  市原 卓三 ,  山下 元
公報種別：公開公報
出願番号（国際出願番号）：特願2007-309096
公開番号（公開出願番号）：特開2009-134799
出願日： 2007年11月29日
公開日（公表日）： 2009年06月18日
要約：
【課題】記録可能な情報量の増加とデータ信頼性の向上との両立を実現する。【解決手段】メモリシステム1は、閾値電圧に応じてn値(nは、3以上の自然数)を記憶可能なメモリセルを複数個有する不揮発性メモリ11と、ビット列からなる入力データを符号化して不揮発性メモリ11に記録し、かつ隣接するメモリセル同士の取り得る値の差をn値より小さい所定値以下に制限する変換回路27とを含む。【選択図】 図5
請求項（抜粋）：
閾値電圧に応じてn値(nは、3以上の自然数)を記憶可能なメモリセルを複数個有する不揮発性メモリと、 ビット列からなる入力データを符号化して前記不揮発性メモリに記録し、かつ隣接するメモリセル同士の取り得る値の差をn値より小さい所定値以下に制限する変換回路と、 を具備することを特徴とするメモリシステム。
IPC (1件)：
G11C 16/02
FI (3件)：
G11C17/00 641 ,  G11C17/00 611G ,  G11C17/00 613
Fターム (8件)：
5B125BA01 ,  5B125BA19 ,  5B125CA06 ,  5B125CA19 ,  5B125DB19 ,  5B125EA05 ,  5B125EF02 ,  5B125FA01
引用特許：
出願人引用 (1件) 審査官引用 (18件)
全件表示

前のページに戻る

TOP

BOTTOM