特許
J-GLOBAL ID：200903096557132204

ドライエッチング方法および半導体装置

発明者：
駒谷 務

駒谷 務 について


出願人/特許権者：
ユーディナデバイス株式会社

ユーディナデバイス株式会社 について


代理人 (1件)： 片山 修平
公報種別：公開公報
出願番号（国際出願番号）：特願2004-132124
公開番号（公開出願番号）：特開2005-317684
出願日： 2004年04月27日
公開日（公表日）： 2005年11月10日
要約：
【課題】GaN系半導体層へのドライエッチング時のダメージの発生を抑制可能なドライエッチング方法を提供する。【解決手段】GaN系半導体結晶層11に接して設けられているエッチング層12(エッチング対象とされる層)をドライエッチングする際に、SF6またはNF3のフッ素系ガス単独、もしくはこれらのフッ素系ガスとSiCl4、BCl3、またはCl2の何れかの塩素系ガスとの混合ガスを用い、先ずエッチング層12をその深さ方向に高速(高エネルギ)エッチングしておき(第1のプロセス)、更に残りの深さ方向領域を低速(低エネルギ)エッチングする(第2のプロセス)という少なくとも2段階のエッチングプロセスを採用することとしたので、GaN系半導体結晶層11へのダメージを低減することが可能となり、初期特性変動や通電劣化のないGaN系半導体装置の実現に寄与することが可能となる。【選択図】図1
請求項（抜粋）：
GaN系半導体層の表面を被覆するエッチング層のドライエッチング方法であって、 前記エッチング層を所望の厚みだけ残存させてプラズマエッチングする第1のステップと、 前記エッチング層の残余部を、前記第1のステップよりも低エネルギ印加されたプラズマでエッチングして前記GaN系半導体層表面を露出させる第2のステップと、を備えていることを特徴とするドライエッチング方法。
IPC (4件)：
H01L21/3065 ,  H01L21/338 ,  H01L29/778 ,  H01L29/812
FI (2件)：
H01L21/302 105A ,  H01L29/80 H
Fターム (24件)：
5F004AA06 ,  5F004BA04 ,  5F004BA14 ,  5F004DA04 ,  5F004DA11 ,  5F004DA13 ,  5F004DA17 ,  5F004DA18 ,  5F004DB19 ,  5F004EA28 ,  5F004EB01 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ02 ,  5F102GJ04 ,  5F102GJ10 ,  5F102GL04 ,  5F102GM04 ,  5F102GN04 ,  5F102GQ01 ,  5F102GR04 ,  5F102HC01 ,  5F102HC15
引用特許：
出願人引用 (1件) 審査官引用 (14件)
全件表示

前のページに戻る

TOP

BOTTOM