アドレス発生回路

発明者：
出願人/特許権者：
代理人 (1件)：國分孝悦
公報種別：特許公報
出願番号（国際出願番号）：特願2001-101825
公開番号（公開出願番号）：特開2002-298594
特許番号：特許第4790925号
出願日： 2001年03月30日
公開日（公表日）： 2002年10月11日
請求項（抜粋）：

【請求項1】一端が電源電圧源に接続され、他端が第1のノードに接続された第1のスイッチトランジスタと、一端が前記第1のノードに接続され、他端が第2のノードに接続された第2のスイッチトランジスタと、一端が前記第2のノードに接続され、他端がグランドに接続されたヒューズ素子と、前記第1のスイッチトランジスタのオン/オフを制御する第1のリセット信号および前記第2のスイッチトランジスタのオン/オフを制御する第2のリセット信号を出力するパワーオンリセット回路と、入力端が前記第1のノードに接続され、前記ヒューズ素子の切断または非切断に対応した所定の電位をラッチして出力するラッチ回路と、前記第2のノードと前記グランドの間に前記ヒューズ素子と並列に接続され、少なくとも前記ヒューズ素子の非切断状態の抵抗値よりも大きく、かつ、前記第2のスイッチトランジスタのオン状態の抵抗値よりも大きい抵抗値を有する抵抗素子と、を有するアドレス発生回路であって、前記第1のリセット信号は、電源投入直後からの第1の期間において前記第1のスイッチトランジスタをオンにし、前記第1の期間が終わった後は前記第1のスイッチトランジスタを常時オフに保持する信号であって、前記第2のリセット信号は、少なくとも、前記第1の期間以降の第2の期間において前記第2のスイッチトランジスタをオンにし、前記第2の期間が終わった後は前記第2のスイッチトランジスタを常時オフに保持する信号であって、前記パワーオンリセット回路は、電源電圧源のレベル上昇に追従して上昇するレベルを出力する第1のレベル生成部と、前記第1のレベル生成部の出力端から複数段直列に接続された第1のインバータ列を有する第1のインバータ遅延回路とを有し、前記第1のリセット信号を出力する第1のパワーオンリセット回路と、電源電圧源のレベル上昇に追従して上昇するレベルを出力する第2のレベル生成部と、前記第2のレベル生成部の出力端から複数段直列に接続された第2のインバータ列を有する第2のインバータ遅延回路とを有し、前記第2のリセット信号を出力する第2のパワーオンリセット回路とを備え、前記第1のインバータ遅延回路の1段目のインバータのしきい値が前記第2のインバータ遅延回路の1段目のインバータのしきい値より低いことを特徴とするアドレス発生回路。

IPC (2件)：

G11C 29/04 ( 200 6.01) , H03K 17/22 ( 200 6.01)

FI (2件)：

G11C 29/00 603 K , H03K 17/22 C

引用特許：

審査官引用 (30件)

半導体記憶装置
公報種別：公開公報出願番号：特願平9-162316 出願人：三菱電機株式会社
半導体集積回路装置
公報種別：公開公報出願番号：特願平11-215350 出願人：株式会社東芝
半導体集積回路
公報種別：公開公報出願番号：特願平9-203608 出願人：日本電気アイシーマイコンシステム株式会社

全件表示

前のページに戻る