特許
J-GLOBAL ID：201103074297986977

差動型論理回路

発明者：
道関 隆国

道関 隆国 について

, 
島村 俊重

島村 俊重 について


出願人/特許権者：
日本電信電話株式会社

日本電信電話株式会社 について


代理人 (1件)： 谷 義一 (外1名)
公報種別：特許公報
出願番号（国際出願番号）：特願2001-152716
公開番号（公開出願番号）：特開2002-057569
特許番号：特許第3523611号
出願日： 2001年05月22日
公開日（公表日）： 2002年02月22日
請求項（抜粋）：
【請求項1】 差動回路と該差動回路の差動出力端子に差動入力端子が接続されるCMOSインバータ対回路からなる差動型論理回路であって、前記差動回路を同極性のデプレッション形MOSFETとエンハンスメント型MOSFETから成る第1,第2の差動プッシュプル回路で構成し、前記CMOSインバ-タ対回路を構成するMOSFETのしきい値電圧を、前記第1,第2の差動プッシュプル回路の前記エンハンスメント型MOSFETのしきい値電圧と同じかそれより大きくかつ電源電圧のほぼ1/2より小さな値とし、前記第1の差動プッシュプル回路の差動出力端子を前記第2の差動プッシュプル回路の差動入力端子にデプレッション型MOSFETからなりクロック信号で駆動される第1の1対のトランスミッションゲートを介して接続し、前記第2の差動プッシュプル回路の差動出力端子を前記第1の差動プッシュプル回路の差動入力端子にデプレッション型MOSFETからなり前記クロック信号を反転した反転クロック信号で駆動される第2の1対のトランスミッションゲートを介して接続し、前記第2の差動プッシュプル回路の前記差動出力端子を前記CMOSインバータ対回路の差動入力端子に接続したことを特徴とする差動型論理回路。
IPC (2件)：
H03K 19/0944 ,  H03K 19/096
FI (2件)：
H03K 19/096 B ,  H03K 19/094 A
引用特許：
出願人引用 (19件)
全件表示
審査官引用 (19件)
全件表示

前のページに戻る

TOP

BOTTOM