Pat
J-GLOBAL ID：200903039524378115

電力用半導体装置

Inventor：
齋藤 渉

About 齋藤 渉

, 
大村 一郎

About 大村 一郎


Applicant, Patent owner：
株式会社東芝

About 株式会社東芝


Agent (6)： 鈴江 武彦 ,  河野 哲 ,  中村 誠 ,  蔵田 昌俊 ,  村松 貞男 ,  橋本 良郎
Gazette classification：公開公報
Application number (International application number)：2003327654
Publication number (International publication number)：2005093864
Application date： Sep. 19, 2003
Publication date： Apr. 07, 2005
Summary：
【課題】窒化物系の電力用半導体装置において、ゲートリーク電流を低く抑えつつ、スイッチングスピードを高くする。【解決手段】電力用半導体装置は、ノンドープAlXGa1-XN(0≦X≦1)の第1半導体層1と、第1半導体層1上に配設されたノンドープ若しくはn型AlYGa1-YN(0≦Y≦1、X<Y)の第2半導体層2と、を有する。第2半導体層2には、互いに離間するように配設されたソース電極14及びドレイン電極15が電気的に接続される。ソース電極14とドレイン電極15との間で第2半導体層2上にゲート電極13が配設される。ゲート電極13とドレイン電極15との間で絶縁膜16が第2半導体層2を覆う。第1フィールドプレート電極17が絶縁膜16上に配設され且つゲート電極13に電気的に接続される。第2フィールドプレート電極18が絶縁膜16上に配設され且つソース電極14に電気的に接続される。【選択図】 図1
Claim (excerpt)：
ノンドープAlXGa1-XN(0≦X≦1)の第1半導体層と、 前記第1半導体層上に配設されたノンドープ若しくはn型AlYGa1-YN(0≦Y≦1、X<Y)の第2半導体層と、 互いに離間するように配設され且つ前記第2半導体層に電気的に接続されたソース電極及びドレイン電極と、 前記ソース電極と前記ドレイン電極との間で前記第2半導体層上に配設されたゲート電極と、 前記ゲート電極と前記ドレイン電極との間で前記第2半導体層を覆う絶縁膜と、 前記絶縁膜上に配設され且つ前記ゲート電極に電気的に接続された第1フィールドプレート電極と、 前記絶縁膜上に配設され且つ前記ソース電極に電気的に接続された第2フィールドプレート電極と、 を具備することを特徴とする電力用半導体装置。
IPC (4)：
H01L21/338 ,  H01L29/06 ,  H01L29/778 ,  H01L29/812
FI (2)：
H01L29/80 H ,  H01L29/06 301F
F-Term (12)：
5F102FA00 ,  5F102GB02 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ10 ,  5F102GL04 ,  5F102GM04 ,  5F102GQ01 ,  5F102GR04 ,  5F102GR12 ,  5F102HC07 ,  5F102HC21
Patent cited by the Patent：
Cited by applicant (2) Cited by examiner (14)
  • 化合物半導体装置
    Gazette classification：公開公報   Application number：特願平3-245478   Applicant：松下電器産業株式会社
  • 半導体装置及びその製造方法
    Gazette classification：公開公報   Application number：特願2000-299577   Applicant：富士通カンタムデバイス株式会社
  • 電界効果トランジスタ
    Gazette classification：公開公報   Application number：特願平5-139656   Applicant：ローム株式会社
Show all
Article cited by the Patent：
Cited by examiner (1)

Return to Previous Page

TOP

BOTTOM