特許
J-GLOBAL ID：201203060699294920
多値不揮発性半導体メモリシステム
発明者：
,
,
出願人/特許権者：
代理人 (18件)：
蔵田 昌俊
, 河野 哲
, 中村 誠
, 福原 淑弘
, 峰 隆司
, 白根 俊郎
, 村松 貞男
, 野河 信久
, 幸長 保次郎
, 河野 直樹
, 砂川 克
, 勝村 紘
, 佐藤 立志
, 岡田 貴志
, 堀内 美保子
, 竹内 将訓
, 市原 卓三
, 山下 元
公報種別：公開公報
出願番号（国際出願番号）：特願2010-191368
公開番号（公開出願番号）：特開2012-048791
出願日： 2010年08月27日
公開日（公表日）： 2012年03月08日
要約：
【課題】コントローラから不揮発性半導体メモリへのデータ転送時間を短縮する。【解決手段】実施形態に係わるメモリシステムは、x(xは3以上の整数)ビットを記憶する複数のメモリセルを有し、2x個の閾値分布にビット割り付けが行われるメモリセルアレイ11を備える不揮発性半導体メモリ1と、書き込み時に不揮発性半導体メモリ1の動作を制御するコントローラ2とを備える。コントローラ2は、第1、第2及び第3ステップにより書き込みを実行し、第1ステップにより2y個(yは整数、かつ、y<x)の閾値分布を生成し、第2及び第3ステップにより2x個の閾値分布を生成し、第1ステップ時にxビットに基づいて2y個の閾値分布を生成するためのyビットを生成するデータ変換回路22を備え、第1ステップ時にyビットを不揮発性半導体メモリ1に転送する。【選択図】図1
請求項（抜粋）：
x(xは3以上の整数)ビットを記憶する複数のメモリセルを有し、2x個の閾値分布にビット割り付けが行われるメモリセルアレイと、前記複数のメモリセルに対する前記xビットの書き込みを制御する制御回路とを備える不揮発性半導体メモリと、
前記書き込み時に前記不揮発性半導体メモリの動作を制御するコントローラと、
前記不揮発性半導体メモリと前記コントローラとを接続するデータバスとを具備し、
前記コントローラは、
第1、第2及び第3ステップにより前記書き込みを実行し、
前記第1ステップにより2y個(yは整数、かつ、y<x)の閾値分布を生成し、前記第2及び第3ステップにより前記2x個の閾値分布を生成し、
前記第1ステップ時に、前記xビットに基づいて前記2y個の閾値分布を生成するためのyビットを生成するデータ変換回路を備え、
前記第1ステップ時に、前記yビットを前記不揮発性半導体メモリに転送する
ことを特徴とする多値不揮発性半導体メモリシステム。
IPC (2件)：
FI (3件)：
G11C17/00 611G
, G11C17/00 641
, G11C17/00 631
5B125BA02
, 5B125BA19
, 5B125CA01
, 5B125DA03
, 5B125DB02
, 5B125DB08
, 5B125DB18
, 5B125DB19
, 5B125DE14
, 5B125DE17
, 5B125EA05
, 5B125EF04
, 5B125FA01
, 5B125FA06
