メモリプログラミング装置および方法

発明者： , , , , , , ,
出願人/特許権者：
代理人 (3件)：志賀正武 , 渡邊隆 , 実広信哉
公報種別：公表公報
出願番号（国際出願番号）：特願2010-543040
公開番号（公開出願番号）：特表2011-510428
出願日： 2008年08月04日
公開日（公表日）： 2011年03月31日
要約：

メモリプログラミング装置および方法が提供される。メモリプログラミング装置は、データ格納部と、第1計数部と、インデックス格納部および/または、プログラミング部とを含む。前記データ格納部は、データページを格納する。前記第1計数部は、前記データページから1つ以上の基準閾値電圧の状態それぞれの個数を計数してインデックス情報を生成する。前記インデックス格納部は前記生成されたインデックス情報を格納する。前記プログラミング部は前記データ格納部に前記データページを格納し、前記インデックス格納部に前記生成されたインデックス情報を格納する。メモリプログラミング装置はメモリセルの閾値電圧の散布状態をモニタしてもよい。

請求項（抜粋）：

データページを格納するデータ格納部と、前記データページから1つ以上の基準閾値電圧の状態を有するセルの数を計数してインデックス情報を生成する第1計数部と、前記生成されたインデックス情報を格納するインデックス格納部と、前記データ格納部に前記データページを格納し、前記インデックス格納部に前記生成されたインデックス情報を格納するプログラミング部と、を含み、前記第1計数部は、前記生成されたインデックス情報を前記プログラミング部に伝達することを特徴とするメモリプログラミング装置。

IPC (1件)：

G11C 16/02

FI (4件)：

G11C17/00 601E , G11C17/00 611G , G11C17/00 613 , G11C17/00 641

Fターム (8件)：

5B125BA01 , 5B125BA19 , 5B125CA21 , 5B125CA28 , 5B125DA03 , 5B125DB02 , 5B125DE08 , 5B125FA01

引用特許：

審査官引用 (23件)

不揮発性メモリアレイの読み取り誤り検出のための方法、回路、及びシステム
公報種別：公表公報出願番号：特願2006-537554 出願人：サイファン・セミコンダクターズ・リミテッド
不揮発性半導体記憶装置
公報種別：公開公報出願番号：特願2005-090855 出願人：株式会社東芝
記憶回路、記憶回路から情報を読み出す方法および記憶回路に情報を書き込む方法
公報種別：公開公報出願番号：特願平9-018819 出願人：エスジーエス-トムソン・マイクロエレクトロニクス・ソチエタ・ア・レスポンサビリタ・リミタータ

全件表示

前のページに戻る