強誘電体メモリ、多値データ記録方法、および多値データ読出し方法

発明者： , , , , , , , , ,
出願人/特許権者： ,
代理人 (1件)：伊東忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願2005-252504
公開番号（公開出願番号）：特開2006-108648
出願日： 2005年08月31日
公開日（公表日）： 2006年04月20日
要約：

【課題】多値記録可能な強誘電体メモリ装置を提供する。【解決手段】第1導電型のチャネル領域を含む半導体基体と、前記半導体基体上に、前記半導体基体中のチャネル領域に対応して、強誘電体膜を介して形成されたゲート電極と、前記半導体基体中、前記チャネル領域の両側にそれぞれ形成された、第2導電型の第1および第2の拡散領域とを含む強誘電体メモリ装置において、前記強誘電体膜中は、前記第1の拡散領域の近傍に位置する第1の領域と、前記第2の拡散領域の近傍に位置する第2の領域と、前記第1および第2の領域の中間に位置する第3の領域を形成し、前記第1、第2および第3の領域に、独立に分極を誘起する。【選択図】図4

請求項（抜粋）：

第1導電型のチャネル領域を含む半導体基体と、前記半導体基体上に、前記半導体基体中のチャネル領域に対応して、強誘電体膜を介して形成されたゲート電極と、前記半導体基体中、前記チャネル領域の両側にそれぞれ形成された、第2導電型の第1および第2の拡散領域とを含み、前記強誘電体膜中には、前記第1の拡散領域の近傍に位置する第1の領域と、前記第2の拡散領域の近傍に位置する第2の領域と、前記第1および第2の領域の中間に位置する第3の領域が含まれ、前記第1、第2および第3の領域には、独立に分極が誘起されていることを特徴とする強誘電体メモリ。

IPC (3件)：

H01L 27/105 , H01L 21/824 , G11C 11/22

FI (2件)：

H01L27/10 444A , G11C11/22 501Z

Fターム (15件)：

5F083FR05 , 5F083FR06 , 5F083GA05 , 5F083GA09 , 5F083HA02 , 5F083JA03 , 5F083JA15 , 5F083JA17 , 5F083JA38 , 5F083JA43 , 5F083JA45 , 5F083NA01 , 5F083PR23 , 5F083PR33 , 5F083ZA21

引用特許：

出願人引用 (19件)

MFOSメモリトランジスタおよびその製造方法
公報種別：公開公報出願番号：特願2002-070892 出願人：シャープ株式会社
強誘電体メモリ装置およびその駆動方法
公報種別：公開公報出願番号：特願2001-393928 出願人：セイコーエプソン株式会社
強誘電体メモリ
公報種別：公開公報出願番号：特願2002-089840 出願人：セイコーエプソン株式会社

全件表示

審査官引用 (1件)

強誘電体トランジスタ
公報種別：公開公報出願番号：特願平4-250196 出願人：株式会社日立製作所

前のページに戻る