Pat
J-GLOBAL ID：200903008156031182
設計データ又はマスクデータの補正方法および補正システム、設計データ又はマスクデータの検証方法および検証システム、半導体集積回路の歩留まり予測方法、デザインルールの改善方法、マスクの製造方法、並びに、半導体集積回路の製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
特許業務法人原謙三国際特許事務所
Gazette classification：公開公報
Application number (International application number)：2007161906
Publication number (International publication number)：2008033277
Application date： Jun. 19, 2007
Publication date： Feb. 14, 2008
Summary：
【課題】プロセスにクリティカルとなるパターンを事前に抽出し、修正することにより、マスクの再作成をすることなく、短期間にOPC又はプロセス近接効果補正(PPC)後にプロセススペックを達成できるマスクデータの検証、補正方法等を提供する。【解決手段】プロセスにクリティカルになるパターンを含む評価用マスクを用いてレジスト塗布、露光および現像し、現像したレジストで回路材料をエッチングし、現像後のレジストおよびエッチング後の回路材料のパターン寸法を測定するステップS0・S1と、測定されたパターン寸法に基づき、OPC又はPPC処理された後にクリティカルにならないようパラメータの数値条件をルール又はモデルとして抽出するステップS2と、抽出したルール又はモデルを用いて当該プロセスにおける設計又はマスクデータから上記ルール又はモデルを満たさないクリティカルパターンを抽出するステップS3と、これらクリティカルパターンを修正するステップS5とを含む。【選択図】図1B
Claim (excerpt)：
設計(レイアウト)データ又はリソグラフィ用のマスクのデータを、そのマスクを用いた微細加工プロセスによって所望の寸法を持つ回路パターンが形成されるように補正する方法であって、
設計データ又はマスクのデータに対して少なくともエッチング近接効果補正を含むプロセス近接効果補正を行う近接効果補正ステップと、
パラメータの数値が異なる複数のパターンを含み、かつそれらパターンの一部としてプロセス近接効果補正されたときにクリティカルになるクリティカルパターンを含む評価用マスクを用いてレジストを露光し、露光されたレジストを現像し、現像されたレジストのパターン寸法を測定する第1の測定ステップと、
現像されたレジストを用いて回路材料をエッチングし、エッチング後の回路材料のパターン寸法を測定する第2の測定ステップと、
上記第1および第2の測定ステップで測定されたレジストおよび回路材料のパターン寸法に基づいて、設計データ又はマスクのデータがプロセス近接効果補正されたときにクリティカルにならないようなパラメータの数値条件を決定するパラメータ条件決定ステップと、
設計データ又はマスクデータから、上記数値条件を満たさないパラメータを持つパターンを、プロセス近接効果補正されたときにクリティカルになるクリティカルパターンとして抽出するクリティカルパターン抽出ステップと、
抽出されたクリティカルパターンのパラメータが上記数値条件を満たすように設計データ又はマスクのデータを修正する修正ステップとを含むことを特徴とする設計データ又はマスクデータの補正方法。
IPC (2)：
FI (3)：
G03F1/08 A
, G06F17/50 658M
, G06F17/50 666S
2H095BB01
, 5B046AA08
, 5B046BA06
, 5B046JA02
Cited by applicant (9)
Show all
Cited by examiner (18)
Show all
Return to Previous Page
